📘 DC综合实战 · 优化策略
30章
从入门到项目
01
DC综合概述
逻辑综合
DC在数字IC流程
基本流程
02
DC环境搭建
Linux环境
安装与License
三种启动方式
03
RTL设计与综合库
库分类
.db/.lib格式
库搜索路径
04
DC综合脚本基础
Tcl入门
常用Tcl命令
脚本结构
05
读入设计
analyze/elaborate
read_verilog/vhdl
多种格式
06
设计约束入门
时序约束基础
输入输出延迟
面积约束
07
综合策略与编译选项
compile命令
compile_ultra
增量/自顶向下
08
时序路径分析
setup/hold
建立/保持检查
关键路径
09
时钟约束高级技巧
generated clock
virtual clock
时钟分组/异步
10
输入输出延迟实战
set_input/output_delay
外部路径建模
过紧/过松权衡
11
面积优化
面积优化方法
资源共享
操作数重排序
12
功耗优化
动态/静态功耗
门控时钟
操作数隔离
13
时序优化
路径重定时
逻辑重组
插入缓冲器
14
结构优化
展平/结构化
布尔优化
状态机编码
15
伪路径与多周期路径
set_false_path
set_multicycle_path
max/min_delay
16
路径分组与例外
group_path
路径优先级
综合例外处理
17
综合报告解读
report_timing
report_area/power
report_qor
18
综合质量评估
QoR指标
WNS/TNS
结果对比
19
综合脚本实战
完整脚本编写
参数化/复用
调试技巧
20
层次化综合
Top-Down/Bottom-Up
边界优化
层次约束
21
综合与DFT结合
扫描链插入
ATPG约束
测试模式时序
22
综合与低功耗设计
Multi-Vt库
电源门控
DVFS支持
23
综合与物理设计
物理综合
布局感知
拥塞预估
24
常见错误与警告
语法错误
未约束路径
组合环路/多驱动
25
流水线插入
流水线级数
寄存器平衡
吞吐量/延迟
26
数据路径优化
加法器树
乘法器结构
比较器优化
27
控制逻辑优化
状态机编码
Binary/Gray/One-hot
综合选项
28
综合与形式验证
等价性检查
形式验证流程
常见问题
29
综合流程自动化
Makefile流程
MMMC综合
回归测试
30
综合实战项目
RTL到门级网表
约束编写调试
结果分析与迭代